摩尔定律54年：创新的天花板如何突破？| 科学的担当-深度-知识分子

摩尔定律54年：创新的天花板如何突破？| 科学的担当

2019/10/04

导读

” “ | 60 “ ” ·1965419 Electronics Magazine “”1975 “” “” “18-24” scaling “” pixabay.com 1. “” “” 1.1 “” 1990 193 2000200390nm Strained Silicon 200745nmK High-K Metal Gate 201122nm3D FinFET 5 “” 1.2 “” 45nmK“”· “K+60 MOS ” 45nm 65nmCMOS—— SiO2 Source D...

前言

科学技术发展到今天，大部分宏观世界的理论技术已经被普遍应用，核心科技推动力已经深入到微观处理技术（如深纳米级芯片技术、量子计算）、超高频无线技术（如毫米波、太赫兹技术）、生物技术（如脑科学、基因技术）和太空技术（如深空探索、火星移民）。这些科技的特点是在日常生活中几乎感受不到，即使是接受过高等教育、但没有接受过专业训练的科技工作者也难以理解其中的奥妙。

在五花八门的媒体报道、排名对比、展会竞赛的冲击下，科技工作者如果没有保持冷静客观的心态，不光是注意力和时间会被占用，而且还会产生莫名的对比压力。在泛网络化、泛媒体化和科技创新向纵深发展的新时代，我们提倡科技工作者能够守正出奇，积极参与开放式创新，推动我国科技创新的稳步发展。

本文为”科学的担当“系列第六篇。

撰文 | 宋继强（英特尔中国研究院院长）

●　●　●

在去年清华大学举办的庆祝集成电路发明60周年的会议上，有位院士就摩尔定律做了一个非常精彩的比喻： “与其说摩尔定律是一个产业规律，不如说摩尔定律是一面旗帜，来激励我们坚持不懈地推动科技和产业进步！”

的确，摩尔定律不是一条物理定律，而是一个早期通过观察发现的行业发展规律，后来由人为力量坚强推动的产业进步周期。摩尔定律是由英特尔公司的创始人之一戈登·摩尔提出的。1965年4月19日，《电子学》杂志（Electronics Magazine）发表了摩尔（时任仙童半导体公司工程师）撰写的文章 “让集成电路填满更多的组件”，文中预言半导体芯片上集成的晶体管和电阻数量将每年增加一倍。1975年，摩尔根据当时的实际情况对摩尔定律进行了修正，把 “每年增加一倍” 改为 “每两年增加一倍”。所以，业界普遍流行的说法是 “每18-24个月增加一倍”。

在摩尔定律发展的早期，集成电路上的空间利用率不高，主要通过扩容来达到晶体管密度翻倍。但这种方法很快就达到了极限，后来几十年主要通过晶体管微缩（scaling）来提高密度，材料、工艺、测试技术都推进到了纳米级别。

摩尔定律的发展，反映了集成电路产业从无到有、到支撑起今天整个信息科技的大厦的过程。在这中间，靠的不是一两个偶然发现的技术突破，而是源源不断的新材料、新工艺和新技术的引入，体现了“守正出奇”在科技创新中的重要性。

pixabay.com

1. 科技创新为何需要守正出奇

“守正出奇”源自《孙子兵法》，指按着常规发展，却又不固守常规，能突破思维、出奇制胜。科学的本质，是使主观认识与客观实际实现具体统一的实践活动。这是一个双向互相促进的过程，需要人不断地从思维和现实之间去思考、发现和验证。科学发展有其客观规律，需要用实践检验理论，过程要逻辑严密、可重复、可证伪，不能投机取巧，不能违背原则。而人的思维创造性（或者说灵感）又常常是重大突破的源泉。在科研精神方面，“守正出奇”对应着耐心、好奇心和平常心。

1.1 “守正”是持续成功之母

晶体管微缩涉及很多关键技术，主要是解决两个问题：一是如何制造更小的晶体管；二是当晶体管密度增加后如何控制功耗。就像1990年，当晶圆上的晶体管大小达到用以印刷它们的光的波长（193纳米）时，物理学界明确指出不能再向前推进了。但英特尔突破了挑战，用掩模图形产生的干涉光栅进行印刷，开发了计算型光刻技术和多重曝光，可以继续微缩晶体管。在2000年以后的几个关键节点上，例如2003年90nm节点采用应变硅（Strained Silicon），2007年45nm节点采用高K金属栅极（High-K Metal Gate），2011年的22nm节点采用3D晶体管（FinFET），无一例外都需要五年以上的研发和试验周期。当产生了一个想法，就需要设计实验、收集数据来验证它。这个过程需要极大的耐心，因为可能需要很多次、很长时间才能完成实验。实验结果出来后，有可能是成功验证了想法，也有可能是失败了。这个时候我们要有平常心，知道科学研究不可能一帆风顺，本来就是要面对可能的失败。胜不骄、败不馁，表现出从容淡定的自信心，根据实验结果，通过不断修正想法和实验，最终取得成功。

由于技术领域的复杂性，即使是行业里的顶尖专家，对5年后的技术预测也未必准确。而且，外界还不时有“摩尔定律走不下去了”的声音。这时，不仅需要耐心和平常心来坦然面对试验中的逆境和外界的质疑，还需要有好奇心来发现新的机会。

1.2 “出奇”带来突破

我想用英特尔在45nm节点采用高K金属栅极技术为例，说明“出奇”的重要性。戈登·摩尔对这项创新给予了非常高的评价： “高K栅极介电质+金属栅极晶体管是自上世纪60年代晚期推出多晶硅栅极金属氧化物半导体（MOS）晶体管以来，晶体管技术领域里最重大的突破。”为什么呢？

我们说45nm制程，不是指的芯片上每个晶体管的大小，也不是指用于蚀刻芯片形成电路时采用的激光光源的波长，而是指芯片上晶体管和晶体管之间导线连线的宽度，简称线宽。半导体业界习惯上用线宽这个工艺尺寸来代表硅芯片生产工艺的水平。因为线宽越小，晶体管也越小，让晶体管工作需要的电压和电流就越低，晶体管开关的速度也就越快，这样新工艺的晶体管就可以工作在更高的频率下，随之而来的就是芯片性能的提升。从单个晶体管的角度来看，为了延续摩尔定律，需要每两年把晶体管的尺寸缩小到原来的一半。

65nm的工艺已经将晶体管的组成部分做到了几个分子和原子的厚度，组成半导体的材料已经达到了它的物理电气特性的极限。最早达到这个极限的部件是组成CMOS晶体管的栅极氧化物——栅极介电质，当时的工艺都是采用二氧化硅（SiO2）层作为栅极介电质。大家把源极（Source）和漏极（Drain）之间的部分叫做沟道（Channel），在栅极氧化物上面是栅极（Gate）。晶体管的工作原理就是通过对栅极施加电压来控制源极和漏极之间的沟道能否产生有效电流，从而使晶体管处于开启或者关闭的状态。我们可以把栅极比喻为控制水管的阀门，开启让水流过，关闭截止水流。晶体管的开启/关闭的速度就是我们说的频率，如果主频是1GHz，也就是晶体管可以在1秒钟开启和关闭的次数达10亿次。

同1995年晶体管中二氧化硅层相比，65nm工艺的晶体管中的二氧化硅层已经缩小到只有前者的十分之一，仅有5个氧原子的厚度了。作为阻隔栅极和下层的绝缘体，二氧化硅层已经不能再进一步缩小了，否则产生的漏电流会让晶体管无法正常工作，如果提高有效工作的电压和电流，会使芯片最后的功耗大到惊人的地步。所以，从65nm开始，我们已经无法让栅极介电质继续缩减变薄。而且到45nm，晶体管的尺寸要进一步缩小，源极和漏极也靠得更近了。如果不能解决栅极向下的漏电问题以及源极和漏极之间的漏电问题，新一代处理器的问世可能变得遥遥无期。这个时候， “摩尔定律走到了尽头” 的说法不绝于耳。

现有材料都到物理极限了，怎么办呢？既然继续采用二氧化硅作为栅极介电质没有前途，那么就要另辟蹊径，寻找比二氧化硅更好的 “绝缘体”，用以更好地分隔栅极和晶体管的其他部分，而且替代材料需要具有比二氧化硅更高的介电常数和更好的场效应特性。一种材料应具有良好的绝缘属性，同时在栅极和沟道之间产生很好的场效应——就是高K。K 其实是电子学的工程术语，K源于希腊文Kappa，用于衡量一种材料存储电荷（正电荷或者负电子）的能力。具有高K的材料可以比其他材料更好地存储电荷。

经过对各种新材料的组合尝试，研究人员最终找到了一种基于金属铪（Hafnium）的氧化物，这种材料具有高K的潜质。不过这种材料作为新的栅极介电质和原来的栅极的多晶硅并不兼容。又经过了多次的试验和筛选，最后采用金属代替多晶硅作为栅极材料的办法来解决问题。这就是全新的 “高-K 栅极介电质+金属栅极”晶体管（介电质也称为介质）。这种晶体管与前一代 “传统材料” 做的晶体管相比，有质的飞跃——源极到漏极的漏电降低80%以上，栅极氧化物介电质漏电降低 90%以上；驱动电流效率提升20%以上，即晶体管的性能提升20%。

好奇心是科学发现的源泉。在不断的创新过程中，正因为研究人员跳出了原有技术和思维框架，找到了基于金属铪的氧化物这种具有高K潜质的材料，才让处理器的发展得以继续。同时也改变了四十多年来大家对传统晶体管的认识，让世人知道 “原来晶体管还可以这么做”。

耐心和好奇心是相辅相成的：一个守正，一个出奇，确保能找到克服难题的钥匙。

2. 推动开放式科技创新

在过去的六十年间，集成电路的复杂度有节奏的增长。这个节奏不是一家公司推动的，而是社会化合作的产物。它是人们在想象力的启发下，依靠经验提出可能性（摩尔定律），并通过全球半导体产业的合作与竞争来强化。通过学术界与公司合作、会议沟通和“技术路线图”的有组织干预以及投入巨额研发资金和数十万人的努力，来推动芯片设计制造全产业链的指数式发展。这种模式就是超出单个实验室、科研机构、公司、甚至国家的开放式创新。例如，英特尔在22nm节点采用的3D晶体管技术就源自学术界提出的 FinFET（鳍式场效晶体管）设计。FinFET的发明人是加州大学伯克利分校的胡正明（Chenming Hu）教授，他也曾担任过台积电（TSMC）的CTO。

集成电路发展到今天的深纳米级别，想仅靠一家公司或科研机构之力来试验各种新材料、新器件和新的制程工艺都是不切实际的。毋庸置疑，美国是世界半导体技术的中心。在过去20年中，美国政府和行业协会紧密合作，联合大学共同推动技术发展。举一个最近的例子，当半导体行业由于摩尔定律放缓受到挑战时，美国国防高级研究计划局（DARPA）于2017年启动了 “电子复兴计划”（ERI：Electronics Resurgence Initiative），被业界誉为将开启下一次电子革命。

ERI是一个历时5年，总投资15亿美元的研究计划，是商业界、工业界、大学研究人员和国防部之间开展的一系列前瞻性合作项目，要求对微系统的材料、设计和架构等采用创新性的新方法开展研究。该计划主要包括由大学主导研究的联合大学微电子学项目（JUMP）、工业界主导研究的 “Page 3 Investments” 以及一些传统的项目等。

JUMP 建立了一个由 DARPA 与工业界组成的联盟，工业界成员目前包括 IBM、英特尔、ADI、台积电、ARM 和三星电子等。联盟成员共同拟定 JUMP 项目的重点研究领域，也共同为项目提供资金支持，邀请大学的研究团队来联合研究，并强烈鼓励大学之间的交叉共享，以达到解决研究技术所需的深度和范围。DARPA 将提供大约40%的资金，其他合作伙伴将共同承担60%。

在未来的创新应用领域，由于涉及计算、通信、人工智能、安全等多领域的前沿技术，同样需要多方合作的开放式创新。例如英特尔中国研究院的 “智能网联驾驶” 和 “机器人4.0” 研究方向，都构建了联合多个大学、企业合作伙伴共同研发的平台，从而加速推动技术发展和生态系统建设。

新时代的科技创新的特点是复杂度高、跨学科交叉、周期短。我国在半导体领域基础弱，但是发展速度很快，应用前景非常广阔。因此，我们要聚集多领域的人才，通过有组织的开放式创新让偶然的技术突破更快速出现，从而使科技进步的快节奏成为必然。